## PATENT ABSTRACTS OF JAPAN

(11)Publication number: 2002-290044

(43)Date of publication of application: 04.10.2002

(51)Int,Cl. H05K 3/46

H05K 3/00

(21)Application number: 2001-091491 (71)Applicant: SHARP CORP

(22)Date of filing: 27.03.2001 (72)Inventor: NISHIMURA AKIO

# (54) MULTILAYER PRINTED WIRING BOARD AND MANUFACTURING METHOD THEREOF

(57)Abstract:

PROBLEM TO BE SOLVED: To improve the accuracy of the relative position of a following process to the position of its preceding process in the manufacture of a multilayer printed wiring board.

SOLUTION: In the manufacturing method of the multilayer printed wiring board, a through hole is formed in a core board and inner-layer conductor patterns are formed on the core board by using the through hole as a positional reference. Then, an insulation layer is formed on the surface of the core board, and an insulation material is filled partly or wholly into the through hole. Subsequently, via holes are formed in the insulation layer by using as a positional reference a guide mark formed together with the inner-layer conductor patterns, and a new through bole 24 whose sectional area in the parallel direction with the core board is smaller than the one of the original through by removing a portion of the insulation material filled into the original through hole. Thereafter, outer-layer conductor patterns are formed on the core board by using the new through hole 24 as a

positional reference.

#### LEGAL STATUS

[Date of request for examination]

24.01.2003

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

Date of registration1

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection] [Date of extinction of right]

## (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-290044

(P2002-290044A) (43)公開日 平成14年10月4日(2002, 10.4)

				(-, -pa	1 Wat 1 1 10/1 2 11 (00000 10: 4)
(51) Int.Cl.7		識別配号	FI		デーマコート*(参考)
H05K	3/46		H05K	3/46	K 5E346
					N
					x
	3/00			3/00	P

## 審査請求 未請求 請求項の数9 OL (全 9 頁)


(21)出職番号	特置2001-91491(P2001-91491)	(71) 出憲人 000005049
()	14 11201 01401(12001 01401)	シャープ株式会社
(22)出版日	平成13年3月27日(2001, 3, 27)	大阪府大阪市阿倍野区長池町22番22号
(res) Irling II	1 MAIO - 0 /12: [] (2001: 0.21)	(72) 発明者 西村 明男
		大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内
		(74)代理人 100078282
		弁理士 山本 秀策
		Fターム(参考) 5E346 AA06 AA12 AA15 AA32 AA35
		AA42 AA43 CC02 CC08 CC32
		DD02 DD03 DD22 DD32 DD44
		EE33 EE37 FF03 FF04 FF07
		GC15 GC17 GC18 GC27 HH31

## (54) 【発明の名称】 多層プリント配線板およびその製造方法

#### (57)【要約】

【課題】 多層ブリント配線板の製造において、前後の 工程間の相対位置精度を向上する。

【解決手段】 コア基板に質道穴を形成し、貫道穴を位置基準として内層の導体バターンを形成する。次に、コア基板の表面は触難を形成すると共に、貫道穴の一部または全部に絶縁性材料を充填する。続いて、内層の導体バターンと共に形成したガイドマークを位置基準として絶縁層にバイアホールを形成すると共に、貫道穴内の絶縁性材料を一部除去して質道穴内が郎に質道穴よりも基板に平行な方向の断面積が小さい新たな貫道穴24を形成する。その後、新たな質道穴24を促進基準として外層の導体バターン25を形成する。



#### 【特許請求の範囲】

【請求項 1】 内層の海体バターンを表面に形成したコ 予基板の表面に絶縁層が領層され、該絶線層に形成した バイアホールを介して該絶線層上に積層された外層の導 体バターンと該内層の海体バターンとが電気的に接続さ れた多層ブリント配線板の製造方法であって、

1

コア基板に貫通穴を形成する工程と、 該貫通穴を位置基準として内層の導体パターンを形成す

談員通べを位置基準として内層の導体バターンを形成す る工程と、

該コア基板の表面に絶縁層を形成すると共化、該貫通穴 10 の一部または全部に絶縁性材料を充填する工程と、 該外間の導体パターンと共に形成したガイドマークを位 置基準として絶縁層にパイアホールを形成すると共化、 該貫通穴内の絶縁性材料を一部除去して該資道穴内部に 該賃通穴よりも基板に平行な方向の断面積が小さい新た な貫通穴を形成する工程と、

談新たた貫通穴を位置基準として外層の導体パターンを 形成する工程とを含む多層プリント配線板の製造方法。 【請求項2】 前記コア基板の貫通穴内に充填した絶縁 性材料の除去を、フォトリソグラフィー注またはレーザ 20 一加工法により行う請求項1に記載の多層プリント配線 板の製造方法。

(請求項3] 前記新たな質通穴表面に銅めっきを施して、 穴壁面の補強を行う請求項1または請求項2に記載の多層プリント配線板の製造方法。

[請求項4] 前記コア基板の貫通穴を後工程のパター ン形成加工および新たな賃道穴の形成加工の少なくとも 一方を行う際の位置基準として用いる請求項1万至請求 項3のいずれかに記載の多層ブリント配線板の製造方 法.

【請求項5】 前記新たな黄通穴を後工程のバターン形成加工を行う際の位置基準として用いる請求項1万至請求項4のいずれかに記載の多層ブリント配線板の製造方注

【請求項 6】 前記コア基板の貫適大と新たな貫適大を 円形に形成し、両円形穴の中心を両軸上に位置させる か、または両円形穴を偏心させた請求項 1 乃至請求項 5 のいずれかに記載の多層プリント配線板の製造方法。

【請求項7】 前記新たな貫通穴を多層ブリント配線板 において位置精度を要求される部分に設けた請求項1万 40 至請求項6のいずれかに記載の多層ブリント配線板の製 造方法。

【請求項8】 前記新たな黄通穴を位置基準として導体 パターンを形成した基板の表面に新たな絶線槽を形成す ると共に、該新たな黄通穴の一部または全部に絶縁性材 料を充填する工程と、

数下層の導体パターンと共に形成したガイドマークを位置 選基準として新たな起機層にバイアホールを形成すると 共に、該新たな貫通穴内の絶縁性材料を一部除去して設 新たな背通穴内部に設勢たな普通穴よりも基板に至行な 50

方向の断面積が小さいさらに新たな貫通穴を形成する工 稈と.

さらに新たな黄通穴を位置基準として上層の導体バターンを形成する工程とを繰り返す請求項1乃至請求項7のいずれかに記載の多層ブリント配線板の製造方法。

【請求項8】 請求項1乃至請求項8のいずれかに記載 の多層ブリント配線板の製造方法により作製した多層ブ リント配線板。

【発明の詳細な説明】

[0001]

(発卵の属する技術分野] 本発明は、硬質なコア基板を 用いた多層プリント配線板。 フレキシブルなコア基板を 用いたプリント配線板。 フレキシブルなフルをで なフィルム基板を組み合わせた機合基板をコア基板とし て用いた多層プリント配線板等の多層プリント配線板却 よびその製造方法に関し、特に、ビルドァっプ構成の多 層プリント配線板がよびその製造方法に関する。

[0002] 【従来の技術】多層ブリント配線板は、エッチング等に より国路パターンに形成した複数の導体層(海体パター ン)が、その導体層の各層を電気的に絶縁する絶縁層を 配に挟んで重整され、絶縁層に設けられたパイアホール を介して導体層の各層が電気的に接続されている。複の の端体層をパターン形成し、これらの導体層配を接続す る方法としては、従来から様々な方法が知られている が、以下ではその状态的なものとしてビルドアップ法に よるものについて説明する。

(0003)まず、内層四路(内層または下層の導体バターン)を表面に水板したコア基板の表面に、絶縁性制 脂からなる絶縁圏を積層、塗布またはラミネート等により形成し、次に、フォトリッグラフィー法やレーザー加 工法等により触縁層に欄間接続のための強小な穴(パイ オポール)を形成し、その表面に解かるき位して導体 層を絶縁層の表面と微小な穴の内壁に形成する。その 後、場体層に対してエッチング等によりパターンニング を施して外周四路(外層まな比上層の導体/ターン)を 形成する。以上により強小穴を介して内層回路と外層回路とが接続された多層構造を有するプリント配製板を形 成することがさる。

[0004]以下、4層構成のピルドアップブリント配線板の製造工程について、図面を参照しながら説明する。図5(a)および図5(b)はピルドアップ工程を行う前のコア基板を示す断面図である。まず、図5

(a) に示すように、両面に網箔を貼って導体圏 5 を形成した差材 1 に公知の方法により帰間帯運用のスルーホール2 を形成した 人 スルーホール2 に傾めっきを抽して導体圏 3 を形成する。次に、純緑性樹脂 4 等によりスルーホール2 内北 子境 (b) に示すように、傷 8 を形成する。その後、図5 (b) に示すように、面の減体層をエッチング等の公知の方法によりパターン

ニングして導体パターン7、8を形成する。

【0005】図6(a)~図6(d)は図5のコア基板 をビルドアップ法により多層化していく工程を示す断面 図である。まず、図6(a)に示すように、コア基板の 表面に絶縁性樹脂等を積層、塗布またはラミネート等の 方法により形成し、絶縁層9を形成する。次に、図6

3

(b) に示すように、絶縁階9 に公知の方法により非賞 通のバイアホール10を形成する。このバイアホール1 0の形成方法としては、絶縁層9に感光性を有する絶縁 性樹脂を用い、露光および現像を行ってバイアホールを 10 マークへの位置合わせ誤差の発生、加工用フォトマスク 形成する方法や、バイアホール位置の絶縁性樹脂を炭酸 ガスレーザー、YAGレーザー、エキシマレーザー等の レーザーにより除去し、バイアホールを形成する方法等 が挙げられる。続いて、図6(c)に示すように、バイ アホール形成後の絶縁層9の表面全面に翻めっきを施し て導体層11を形成する。その後、図6(d)に示すよ うに、エッチング等の公知の方法により導体層を必要部 分のみ残してパターンニングし、導体パターン12、1 3を形成する。

【0006】以上の工程を経て、バイアホールを介して 20 内層回路と外層回路が電気的に接続された多層構造のブ リント配線板を作製することができる。

#### [0007]

【発明が解決しようとする課題】多層ブリント配線板に おいて、内層と外層をバイアホールにて確実に電気的に 接続するためには、内層パターンとパイアホールの位 置、およびバイアホールと外層バターンの位置を正確に 合わせて形成することが必要である。各々の位置を合致 させて形成するためには、加工ワーク単位でそのワーク が行われる周辺数箇所に、穴や導電パターン等の何らか 30 パイアホールを形成 のガイドマークを予め位置決めして設け、その位置を基 準として内層パターン、バイアホールおよび外層パター ンを加工する。

【0008】通常は、以下のような方法が採用されてい る。まず、(1)コア基板にガイドマークとなる貫通穴 を加工する。この加工は、製品内の貫通スルーホールや 貫通穴の加工と同時に実施される。なお、貫通穴は貫通 スルーホール形成後に後工程 (回路形成時のエッチング 工程など) において、スルーホール内壁に形成した銅め っきを除去したものであり、後工程後も銅めっきを除去 40 せずに残したものが貫通スルーホールとなる。次に、

(2) コア基板に加工されたガイドマークの貫通穴を加 工位置の基準として、 コア基板の表面に内層道体パター ンをフォトリソグラフィー法やサブトラクティブ法等の 公知の方法にて形成する。その際に、導体パターンにて ガイドマークを形成しておく。次に、(3) 絶縁性樹脂 をコア基板表面に積層、塗布またはラミネート等の公知 の方法により形成して絶縁層を形成後、上記導体パター ンによるガイドマークを加工位置の基準として、バイア て内層パターンと外層パターンを電気的に接続するた め、デスミア等の公知の方法によりバイアホール内の残 さを除去した後、バイアホールを含んで、絶縁層表面に 銅めっきを施す。その後、(5)上記コア基板に設けた ガイドマークの貫通穴を加工位置の基準として、外層パ ターンをフォトリソグラフィー法やサブトラクティブ法 等の公知の方法にて形成する。

4

【0009】ところで、各加工工程を経る際には、コア 基板(基材)の寸法変化およびそのばらつきや、ガイド の寸法変動等が生じる。このため、加工時には、ガイド マークに対する導電パターンやパイアホールの位置関係 に必ず誤差が発生する。従って、内層パターンとバイア ホール、およびバイアホールと外層パターンの互いの相 対位置精度を最も高く形成するためには、各々直前の工 程にて形成したガイドマークを位置基準として次の加工 工程を行うのが理想的である。

【0010】これに対して、同一のガイドマークを位置 基準として次工程の加工とさらに次の工程の加工とを各 々行う場合、ガイドマークに対して上記次工程とさらに 次の工程では逆方向に加工誤差が発生する場合があり得 るため、上記次工程を基準として見た場合、さらに次の 工程の相対位置関係が大きくずれてしまうおそれがあ

【0011】上記(1)~(5)の加工工程において、 ガイドマークと各加工工程の関係は、

a. コア基板の貫通穴によるガイドマークを位置基準と して内層パターンを形成

b. 内層パターンによるガイドマークを位置基準として

c. コア基板の貫通穴によるガイドマークを位置基準と して外層パターンを形成 となる。

【0012】上記a、bは各々直前の工程にて形成した ガイドマークを位置基準として次の加工工程を行ってお り、前後の工程間の相対位置精度を高くすることができ る。しかし、外層パターンの形成工程では、直前の工程 にて形成したガイドマークを位置基準として次の加工工 程を行っていないため、バイアホールと外層パターンの 相対位置精度は良くない傾向がある。

【0013】バイアホールと外層パターンの位置合わせ 誤差を小さくするためには、上記cの代りに、

d. 内層パターンによるガイドマークを位置基準として 外層パターンを形成

e. バイアホールによるガイドマークを位置基準として 外層パターンを形成

という方法が考えられる。

【0014】バイアホールと外層パターンの相対位置合 わせ誤差は、cに比べてd、eの順に小さくすることが ホールを形成する。続いて、(4)バイアホールを介し 50 できる。しかし、上記公知の方法(1)~(5)により

加工を行った場合、dの内層パターンによるガイドマー クは、上記(4)工程において銅めっきにより覆われて しまうため、外層パターン形成工程時に見えなくなり、 内層パターンによる位置合わせは不可能である。

【0015】一方、eのパイアホールによるガイドマー クは、上記(4)工程において表面が組めっきにより覆 われるため、銅めっき表面に絶縁層厚に相当する僅かな 段差が残るのみとなる。しかし、ガイドマークの位置の 認識は貫通穴や導体バターンに透過光を照射して得られ るコントラストの充分な画像を処理することにより初め 10 て精度良く行われるものであるため、僅かの段差で反射 された光により安定した画像処理を行うことは非常に困 難である。従って、ガイドマーク位置を安定して正確に 認識することは非常に困難である。

【0016】従って、上記公知の方法(1)~(5)に より加工を行った場合、cの方法を採用せざるを得す。 この方法ではバイアホールと外層パターン間の相対位置 合わせ誤差が大きくなって両者間に位置ずれが生じるお それがある.

【0017】図7によりこの状態を説明する。図7 (a 20 -1)、図7(b-1)、図7(c-1)は上面図であ り、図7(a-2)、図7(b-2)、図7(c-2) は断面図である。この図7において、33はコア基板 (基材)、34は絶縁性樹脂からなる絶縁層、35は内 層パターンにて形成されたランド、36はパイアホー ル. 37は外層パターンにて形成されたランドを示す。 【0018】図7 (a-1)、図7 (a-2) は内層バ ターンランド35とバイアホール36および外層パター ンランド37の相対位置関係が一致している状態を示 が正常な位置にある。また、図7 (b-1)、図7 (b -2)はバイアホール36と外層パターンランド37の 相対位置関係のずれが限界に達している状態を示す。さ らに、図7 (c-1)、図7 (c-2)はバイアホール 36と外層パターンランド37の相対位置関係のずれが 限界を超えており、バイアホールにおける接続が外層パ ターン形成時にエッチングにより破壊されている状態3 8を示す。

【0019】本発明は、このような従来技術の課題を解 決するべくなされたものであり、前後の工程間の相対位 40 置精度を向上することができる多層ブリント配線板およ びその製造方法を提供することを目的とする。 [0020]

【課題を解決するための手段】本発明の多層プリント配 線板の製造方法は、内層の導体パターンを表面に形成し たコア基板の表面に絶縁層が積層され、該絶縁層に形成 したバイアホールを介して該絶縁層上に積層された外層 の導体パターンと該内層の導体パターンとが電気的に接 続された多層プリント配線板の製造方法であって、コア

して内層の導体バターンを形成する工程と、該コア基板 の表面に絶縁層を形成すると共に、該貫通穴の一部また は全部に絶縁性材料を充填する工程と、該内層の進体バ ターンと共に形成したガイドマークを付置基準として絶 縁層にバイアホールを形成すると共に、該貫通穴内の絶 **様性材料を一部除去して該貫通穴内部に該貫通穴上り**も 基板に平行な方向の断面積が小さい新たな貫通穴を形成 する工程と、該新たな貫通穴を位置基準として外層の導 体パターンを形成する工程とを含み、そのことによりト 記目的が達成される。

【0021】前記コア基板の貫通穴内に充填した絶縁性 材料の除去を、フォトリソグラフィー法により行っても よく、前記コア基板の貫通穴内に充填した絶縁性材料の 除去を、レーザー加工法により行ってもよい。

【0022】前記新たな貫通穴表面に銅めっきを施し て、穴壁面の補強を行うのが好ましい。

【0023】前記コア基板の貫通穴を後工程のパターン 形成加工および新たな貫通穴の形成加工の少なくとも一 方を行う際の位置基準として用いることができる。

【0024】前記新たな貫通穴を後工程のパターン形成 加工を行う際の位置基準として用いることができる。

【0025】前記コア基板の貫通穴と新たな貫通穴を円 形に形成し、両円形穴の中心を同軸上に位置させてもよ く、前記コア基板の貫通穴と新たな貫通穴を円形に形成 し、両円形穴を偏心させてもよい。

【0026】前記新たな貫通穴を多層プリント配線板に おいて位置精度を要求される部分に設けてもよい。

【0027】前記新たな貫通穴を位置基準として導体パ ターンを形成した基板の表面に新たな絶縁層を形成する し、バイアホール36に対して外層パターンランド37 30 と共に、該新たな貫通穴の一部または全部に絶縁性材料 を充填する工程と、該下層の導体パターンと共に形成し たガイドマークを位置基準として新たな絶縁層にバイア ホールを形成すると共に、該新たな貫通穴内の絶縁性材 料を一部除去して該新たな貫通穴内部に該新たな貫通穴 よりも基板に平行な方向の断面積が小さいさらに新たな 貫通穴を形成する工程と、さらに新たな貫通穴を位置基 準として上層の導体パターンを形成する工程とを繰り返 してもよい。

> 【0028】本発明の多層プリント配線板は、本発明の 多層プリント配線板の製造方法により作製され、そのこ とにより上記目的が達成される。

【0029】以下に、本発明の作用について説明する。 【0030】本発明にあっては、バイアホールと同時に 加工した新たな貫通穴を、次工程である外層バターンの 位置合わせ基準とするため、バイアホールと外層パター ンとの相対位置の整合性を従来の方法に比べて大きく改 善して、バイアホールと外層バターンとの位置ずれによ る不良発生を防ぐことが可能である。また、新たな言語 穴をガイドマークとして認識するため、貫通穴に透過光 基板に貫通穴を形成する工程と、該貫通穴を位置基準と 50 を照射して得られるコントラストが充分な画像を処理す

ることができるため、位置精度の良い画像認識処理を行 うことが可能である。さらに、コア層に設けた貫通穴の 内部に新たな貫通穴を設けてガイドマークとするため 同一箇所にて異なるガイドマークとして機能させること ができ、ガイドマーク設置場所の制約が生じない。新た に設けた貫通穴をガイドマークとして上層を形成する工 程を繰り返すことにより、3層以上のビルドアップ構成 の多層配線板を形成することが可能である。

7

【0031】コア基板の貫通穴内に充填した絶縁性材料 の除去を、製品内のバイアホール形成時に同時に行うた 10 めには、位置精度が必要である。よって、製品内のパイ アホール加工に一般に用いられるフォトリソグラフィー 法またはレーザー加工法によりコア基板の貫通穴内に充 填した絶縁性材料の除去を行うことにより、これらの方 法をガイドマーク形成にそのまま利用することができ る。さらに、新たな貫通穴表面に銅めっきを施すことに より、穴壁面の補強を行うことが可能である。

【0032】各工程間の基材の寸法変化等に応じて、後 述する実施形態2に示すように、コア基板の貫通穴と新 位置させてもよく、または、両円形穴を偏心させてもよ い。また、後述する実施形態3に示すように、新たな首 通穴を多層プリント配線板において位置精度を要求され る部分に設けて、位置精度を要求される基準穴として使 用することも可能である。

[0033]

【発明の実施の形態】以下に、本発明の実施の形態につ いて説明する。本発明では、以下の手順により多層ブリ ント配線板を作製する。まず、(A)コア基板にガイド マークとなる貫通穴を形成する。この貫通穴の加工は、 製品内の貫通スルーホールや貫通穴の加工と同時に行う Cとができる。次に、(B) コア基板に加工したガイド マークとなる貫通穴を位置基準としてコア基板表面に内 層の導体パターンをフォトリソグラフィー法やサブトラ クティブ法等、公知の方法にて形成する。その際に、導 体パターンにてガイドマークを形成しておく。続いて、 (C) コア基板の表面に絶縁性樹脂を積層、塗布、ラミ ネート等の公知の方法により形成して絶縁層とする。こ の際に、コア基板の貫通穴内の一部または全部に絶縁性 材料を充填する。その後、(D)内層の導体パターンと 40 共に形成したガイドマークを位置基準として絶縁層にバ イアホールを形成する。このバイアホールの加工は、フ オトリソグラフィー法やレーザー加工法等の公知の方法 による絶縁性樹脂の部分的な除去工程である。この際 に、同一座標系にて同時に上記工程(C)において充填 したコア基板の貫通穴内の絶縁性材料を一部除去して、 上記責通穴よりも基板に平行な方向の断面積が小さい新 たな貫通穴を形成する。次に、(E) バイアホールを介 して内層パターンと外層パターンを接続するため、デス ミア等の公知の方法によりバイアホール内の残さを除去 50 1とする。この絶縁性材料としては、エポキシ樹脂やア

した後、バイアホールを含んで絶縁層表面に銅めっきを 施す。この際、上記工程(D)において形成した新たな 貫通穴表面にも銅めっきが施され、穴壁強度を向上する ことができる。その後、(F)上記新たな貫通穴をガイ ドマークとし、これを位置基準として外層の導体パター ンをフォトリソグラフィー法やサブトラクティブ法等。 工程公知の方法にて形成する。

【0034】以上により、上記新たな貫通穴はバイアホ ール加工工程における位置を代表するものとなり、これ を加工位置の基準として形成した外層パターンとの相対 位置整合性が従来の方法に比べて大きく改善され、バイ アホールと外層パターンとの位置ずれによる不良発生を 防ぐことができる.

【0035】(実施形態1)図1および図2は本発明の 一実施形態である多層ブリント配線板の製造方法を説明 するための図であり、コア基板に外層パターンを形成す るまでを各工程順に示したものである。図1 (a-1) ~図2 (g-1) (各図の左側) はガイドマーク部の断 面図であり、図1 (a-2) ~図2 (g-2) (各図の たな貫通穴を円形に形成し、両円形穴の中心を同軸上に 20 右側)は基板全体の斜視図である。ここでは簡単のため にコア基板は両面銅箔貼りの基材構成から工程を開始し たものとして例を示しているが、両面銅箔貼り基材の代 りに多層基材(絶縁層と導体層を交互に積層した基材) を用いることも可能である。

> 【0036】まず、図1 (a-1)、図1 (a-2) に 示すように、銅箔17を貼ったコア基板14に貫通穴1 5、16を形成する。この普通穴のうち、15はガイド マークとして用いられ、16は実製品内の普通穴であ る。この貫通穴は、一般的にはドリリングにより形成さ 30 れるが、レーザー加工法により形成することも可能であ 3.

【0037】次に、図1(b-1)、図1(b-2)に 示すように、貫通穴16に対して銅めっきを施す。との とき同時に、ガイドマークの貫通穴15に対しても細め っきが施される。なお、めっき材料としては半田めっき や金めっきを用いてもよい。

【0038】続いて、図1 (c-1)、図1 (c-2) に示すように、ガイドマークの貫通穴 15を位置基準と してコア基板表面にフォトリソグラフィー法やサブトラ クティブ法等の公知の方法により内層パターン19を形 成する。この導体材料としては、銅、半田や金などを用 いることができる。その際に、内層導体パターンによる ガイドマーク20を同時に形成する。この後、必要であ れば、次工程で形成する絶縁層21との密着強度を向上 させるために、内層バターン表面に粗化等の表面処理を 施す。

【0039】その後、図1 (d-1)、図1 (d-2) に示すように、コア基板の表面に絶縁性樹脂を積層 涂 布、ラミネート等の公知の方法により形成して絶縁層2

クリル変性エポキシ樹脂などを用いることができる。そ の際に、コア基板の貫通穴15内に絶縁性樹脂が22の ように充填される。このとき、ガイドホールの貫通穴1 5内部の全ての空間に充填させず、一部だけ充填させる ことも可能である。ガイドホールの蓄通穴15内部全て に絶縁性樹脂を充填させない方法としては、例えば以下 のような方法が考えられる。シートまたはフィルム状に 形成された半硬化状態の絶縁性樹脂をコア基板の両面に 予め軽く接触する程度に配置しておく。そして、気密を 保つことができるチャンバー内にそれらを入れて真空下 10 で保持し、積層またはラミネート処理により加圧・加熱 することにより、穴内への樹脂の充填度を制御すること ができる。よって、一部分に空洞を形成することも、完

9

全に樹脂を充填することも可能となる。 【0040】次に、図2(e-1)、図2(e-2)に 示すように、内層導体パターンによるガイドマーク20 を位置基準として絶縁層21にバイアホール23を形成 する。これは、フォトリソグラフィー法やレーザー加工 法等の公知の方法により絶縁性樹脂を部分的に除去して 製品内にバイアホール23を加工するものである。その 20 際に、同一座標系にて同時にコア基板の貫通穴15内に 充填された絶縁性樹脂22に対しても同様の加工を施 し、上記貫通穴15よりも基板に平行な方向の断面積が 小さい新たな貫通穴24を形成する。

【0041】続いて、図2(f-1)、図2(f-2) に示すように、バイアホールを介して内層パターンと外 層バターンを接続するため、バイアホールを含んで絶縁 層表面に銅めっき39を施す。この際、新たな貫通穴2 4表面にも銅めっき39が施され、穴壁強度を向上する ことができる。

【0042】その後、図2(g-1)、図2(g-2) に示すように、新たな貫通穴24をガイドマークとし、 これを位置基準としてフォトリソグラフィー法やサブト ラクティブ法等、工程公知の方法にて外層パターン25 を形成する。この導体材料としては、銅、半田や金など を用いることができる。

【0043】なお、新たな貫通穴を位置基準とする方法 としては、新たな貫通穴に背面から光を照射し、新たな 貫通穴の輪郭をCCDカメラ等で取り込んでバターン認 識することにより、貫通穴の中心位置を座標値に読み込 40 むことが公知の方法により可能である。よって、外層バ ターン形成のためのフォトリソグラフィー工程時、露光 機に保持されたマスクフィルムを、この座標値に合致す る所定の配置に機械的な手段により精密に移動して、露 光工程を実施することにより、上記新たな貫通穴を位置 基準とした外層同路のパターニングが可能となる。

- 【0044】さらに必要であれば、上記図1 (d-
- □ (d-2)~図2(g-1)、図2(g-2) の工程を繰り返し、絶縁層を多段に積層すると共

10 貫通穴を形成して各工程における異なった位置基準のガ イドマークとすることも可能である。

【0045】(実施形態2)図3(a)~図3(d)は 本発明の他の実施形態である多層プリント配線板につい て説明するための図であり、コア基板に形成した貫通穴 とその内部に充填した絶縁性樹脂に新たに形成した貫通 穴について、各々2種類の形状と位置関係を示したもの である。

【0046】図3(a)は、コア基板14の貫通穴26 と新たな貫通穴27とを円形にして、両者の円形穴の中 心を同軸上に位置させた場合を示す。また、図3 (b) は、コア基板14の貫通穴26と新たな貫通穴27とを 円形にして、両者の円形穴を偏心させた場合を示す。さ ちに、図3 (c) および図3 (d) は、新たな貫通穴2 7の形状を各々四辺形および十字形とした場合を示す。 【0047】通常は、図3(a)のような位置関係およ び形状に設計するが、各工程間で基材の寸法変化が大き い場合や、特殊なガイドマークの配置を行いたい場合に は、図3(b)のような位置関係としてもよい。また、 ガイドマークの認識装置によっては、新たな貫通穴のガ イドマークとしての位置認識精度向上のために図3

(c)および図3(d)のような円形穴とは異なる形状 がより適切な場合もあり、このような場合には他の形状 によっても円形穴と同様の効果を得ることができる。

【0048】(実施形態3)図4は本発明のさらに他の 実施形態である多層プリント配線板について説明するた めの図である。上記実施形態1および実施形態2では、 新たな普通穴を製品外の加工上のガイドマークとして説 明してきたが、この新たな貫通穴は、バイアホール形成 30 時に同時に製品内に設置することも可能であり、外層パ ターンとの位置精度を要求される基準穴として使用する ことも可能である。

【0049】この図4は、製品32内に新たな貫通穴3 0を設置した例であり、外層パターン31との位置整合 性が高いため、部品実装用の基準穴として用いることが 可能である。

[0050]

【発明の効果】以上詳述したように、本発明によれば、 内層パターンとバイアホール、およびバイアホールと外 層パターンの相対位置整合性が良好な多層プリント配線 板を作製することが可能であり、従来の方法において発 生しがちであった、バイアホールと内層パターンおよび 外層パターンとの位置ずれに起因する不良の発生を抑え て、信頼性の向上および製造コストの低減を図ることが できる.

【0051】また、バイアホールと内層パターンおよび 外層パターンとの相対位置精度が向上することにより、 バイアホール部分においてバターンランドの直径をより 小さく設計することが可能となり、パターンの高密度化 に、ガイドマークの貫通穴の内部により小さいサイズの 50 を図ることができる。

11 【0052】さらに、同一箇所に工程毎に異なる位置基準のガイドマークを設けることができるため、ガイドマークを設けることができるため、ガイドマークの設置スペースを節約することができる。

【図面の簡単な説明】

【図1】実施形態1の多層ブリント配線板の製造方法に ついて工程順に示した図であり、(a-1)~(d-1)は断面図、(a-2)~(d-2)は斜視図であ

3. 【図2】実施形態1の多層プリント配線板の製造方法に ついて工程順に示す図であり、(e-1) ~ (g-1) 10 は新面図、(e-2) ~ (g-2) は絆規図である。 【図3】(a) ~ (d) は実施形態2の多層プリント配 線板について、普通穴の形状と位置関係を説明するため

線板について、頁連穴の形状と位置関係を説明するため の図である。 【図4】実施形態3の多層ブリント配線板について、新

たな貫通穴の位置を説明するための図である。 【図5】(a)および(b)はビルドアップ工程前のコ

ア基板を示す断面図である。
【図6】(a)~(白)はコア基板をピルドアップ法化
で多層化していく口、工程を工程観化示す断面図である。
【図7】従来技術における位置不整合による不良の例を
示す図であり、(a‐1)~(c‐1)は上面図、(a
-2)~(c‐2)は断面図である。

【符号の説明】

1 コア基板(基材)

2 スルーホール

3 組めっき

4 黄通穴内に充填された絶縁性樹脂

5 銅箔

6 銅めっき7 導体パターン (内層パターン)

\*8 導体バターン(内層バターン)

9 絶縁層(絶縁性樹脂)

10 パイアホール

10 ハイノホー 11 銅めっき

12 導体パターン (外層パターン)

13 導体パターン (外層パターン)

14 コア基板

15 貫通穴 (ガイドマーク)

16 賞通穴(製品)

17 銅箔

19 内層パターン

20 内層パターンによるガイドマーク

21 絶縁層(絶縁性樹脂)

22 貫通穴内に充填された絶縁性樹脂

23 バイアホール

24 貫通穴内に形成した新たな貫通穴

25 外層パターン26 コア基板の貫通穴

20 27 新たな言道穴

30 製品内の貫通穴

31 外層パターン

32 製品

33 コア基板

34 絶緣層(絶緣性樹脂)

35 内層パターンランド


36 パイアホール

37 外層パターンランド

38 エッチングにより破壊されたパイアホール接続


30 39 銅めっき

[図3]






[図4]



【図7】



## [JP,2002-290044,A]

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.\*\*\*\* shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

#### DETAILED DESCRIPTION

# [Detailed Description of the Invention]

[0001]

[Field of the Invention] This invention relates to the multilayer printed wiring board and its manufacture approach of a build up configuration especially about a multilayer printed wiring board and its manufacture approaches, such as a multilayer printed wiring board using the compound substrate which combined the printed wired board or the hard substrate using the multilayer printed wiring board and the flexible core substrate using a hard core substrate, and the flexible film substrate as a core substrate.

# [0002]

[Description of the Prior Art] A multilayer printed wiring board is superimposed on two or more conductor layers (conductor pattern) formed in the circuit pattern by etching etc. on both sides of the insulating layer which insulates each class of the conductor layer electrically in between, and each class of a conductor layer is electrically connected through the Bahia hall established in the insulating layer. Pattern formation of two or more conductor layers is carried out, and although various approaches are learned from the former as an approach of connecting between these conductor layers, below, what is depended on the build up method as the typical thing is explained.

[0003] First, the insulating layer which consists of insulating resin is formed in the front face of the core substrate in which the inner layer circuit (a inner layer or lower layer conductor pattern) was formed on the front face, by the laminating, spreading, or lamination, next the minute hole for an interlayer connection (Bahia hall) is formed in an insulating layer with the photolithography method, a laser process, etc., copper plating is given to the front face and a conductor layer is formed in the front face of an insulating layer, and the wall of a minute hole. Then, pattern NINGU is given by etching etc. to a conductor layer, and an outer layer circuit (conductor pattern of an outer layer or the upper layer) is formed. The printed wired board which has the multilayer structure to which the inner layer circuit and the outer layer circuit were connected by the above through the minute hole can be formed.

[0004] Hereafter, the production process of the build up printed wired board of 4 lamination is explained, referring to a drawing. Drawing 5 (a) and drawing 5 (b) are the sectional views showing the core substrate before performing a build up process. First, as shown in drawing 5 (a), the through hole 2 for the flow between layers is formed in the base material 1 which stuck copper foil on both sides and formed the conductor layer 5 in them by the well-known approach, copper plating is given to a through hole 2 and a conductor layer 3 is formed in it. Next, it is filled up with the inside of a through hole 2 by insulating resin 4 grade, and again, copper plating is given to a front face and a conductor layer 6 is formed in it. Then, as shown in drawing 5 (b), pattern NINGU of the surface conductor layer is carried out by well-known approaches, such as etching, and conductor patterns 7 and 8 are formed.

[0005]  $\underline{\text{Drawing 6}}$  (a) -  $\underline{\text{drawing 6}}$  (d) are the sectional views showing the process which multilayers the core substrate of  $\underline{\text{drawing 5}}$  by the build up method. First, as shown in  $\underline{\text{drawing 6}}$  (a), insulating resin etc. is formed in the front face of a core substrate by approaches, such as a laminating, spreading, or a lamination, and an insulating layer 9 is formed. Next, as shown in  $\underline{\text{drawing 6}}$  (b), the non-penetrating Bahia hall 10 is formed in an insulating layer 9 by the well-known approach. The approach of performing exposure and development to an insulating layer 9 as the formation approach of this Bahia hall 10 using the insulating resin which has photosensitivity, and forming the Bahia hall, the approach of removing the insulating resin of the Bahia hall location with laser, such as carbon dioxide laser, an YAG laser, and an excimer laser, and forming the Bahia hall, etc. are mentioned. Then, as shown in  $\underline{\text{drawing 6}}$  (c), copper plating is given all over the front face of the insulating layer 9 after the Bahia hall formation, and a conductor layer 11 is formed. Then, as shown in  $\underline{\text{drawing 6}}$  (d), only a need part leaves a conductor layer by well-known approaches, such as etching, pattern NINGU is carried out, and conductor patterns 12 and 13 are formed.

[0006] A inner layer circuit and an outer layer circuit can produce the printed wired board of the multilayer structure connected electrically through the Bahia hall through the above process. [0007]

[Problem(s) to be Solved by the Invention] In a multilayer printed wiring board, in order to connect a inner layer and an outer layer electrically certainly in the Bahia hall, it is required to double correctly the location of a inner layer pattern and the Bahia hall, and the Bahia hall and the location of an outer layer pattern, and to form them. In order to make each location agree and to form, some guide marks, such as a hole and an electric conduction pattern, are beforehand positioned on several outskirts of the work piece being performed per processing work piece, and are prepared in them, and a inner layer pattern, the Bahia hall, and an outer layer pattern are processed on the basis of the location.

[0008] Usually, the following approaches are adopted. First, the through hole used as a guide mark is processed into (1) core substrate. This processing is carried out by processing and coincidence of the penetration through hole in a product, or a through hole. In addition, what it left, without a through hole's removing copper plating formed in the through hole wall in back processes (etching process at the time of circuit formation etc.) after penetration through hole formation, and after a back process removing copper plating serves as a penetration through hole. Next, a inner layer conductor pattern is formed in the front face of a core substrate for the through hole of the guide mark processed into (2) core substrate by well-known approaches, such as the photolithography method and a subtractive process, as criteria of a processing location. In that case, the guide mark is formed with the conductor pattern. Next, (3) insulation resin is formed in a core substrate front face by well-known approaches, such as a laminating, spreading, or a lamination, and the Bahia hall is formed for the guide mark by the above-mentioned conductor pattern as criteria of a processing location after forming an insulating layer. Then, in order to connect a inner layer pattern and an outer layer pattern electrically through (4) Bahia hall, after removing the residue in the Bahia hall by well-known approaches, such as DESUMIA, copper plating is given to an insulating-layer front face including the Bahia hall. Then, an outer layer pattern is formed for the through hole of the guide mark prepared in the (5) abovementioned core substrate by well-known approaches, such as the photolithography method and a subtractive process, as criteria of a processing location.

[0009] By the way, in case it passes through each processing process, the dimensional change of a core substrate (base material) and its dispersion, generating of the alignment error to a guide

mark, dimension fluctuation of the photo mask for processing, etc. arise. For this reason, at the time of processing, an error surely occurs in the physical relationship of the electric conduction pattern to a guide mark, or the Bahia hall. Therefore, in order to form most highly a mutual relative-position precision of a inner layer pattern, the Bahia hall and the Bahia hall, and an outer layer pattern, it is ideal to perform the following processing process by making into a datum reference the guide mark respectively formed at the last process.

[0010] on the other hand, the case where processing of the following process is further performed respectively with processing of degree process by making the same guide mark into a datum reference -- a guide mark -- receiving -- the above -- since a processing error may occur to hard flow at the following process further with degree process -- the above -- when it sees on the basis of degree process, there is a possibility that the relative-position relation of the following process may shift greatly further.

[0011] The above (1) In the processing process of - (5), the relation between a guide mark and each processing process makes a datum reference the guide mark according a inner layer pattern to a formation b. inner layer pattern by making the guide mark by the through hole of a. core substrate into a datum reference, and is that an outer layer pattern is formed by making the guide mark according the Bahia hall to the through hole of a formation c. core substrate into a datum reference.

[0012] By making into a datum reference the guide mark respectively formed at the last process, Above a and b is performing the following processing process, and can make high relative-position precision between the processes of order. However, in the formation process of an outer layer pattern, since the following processing process is not performed by making into a datum reference the guide mark formed at the last process, the relative-position precision of the Bahia hall and an outer layer pattern has the inclination which is not good.

[0013] In order to make small the alignment error of the Bahia hall and an outer layer pattern, the approach of formation for an outer layer pattern can be considered by making the guide mark according an outer layer pattern to a formation e. Bahia hall into a datum reference instead of Above c, using the guide mark by d. inner layer pattern as a datum reference.

[0014] The relative-position doubling error of the Bahia hall and an outer layer pattern can be made small in order of d and e compared with c. However, since the guide mark by the inner layer pattern of d will be covered with copper plating in the above-mentioned (4) process when it is processed by above-mentioned approach [well-known](1)-(5), it disappears at the time of an outer layer pattern formation process, and the alignment by the inner layer pattern is impossible.

[0015] On the other hand, since a front face is covered with copper plating in the abovementioned (4) process, the guide mark by the Bahia hall of e becomes that few level differences equivalent to insulating thickness remain in a copper-plating front face. However, since recognition of the location of a guide mark is what will not be performed without by processing enough images of the contrast acquired by a through hole and the conductor pattern by irradiating the transmitted light with a sufficient precision, it is very difficult to perform the image processing stabilized by the light reflected with few level differences. Therefore, it is very difficult to be stabilized and to recognize a guide mark location correctly.

[0016] therefore, the case where it is processed by above-mentioned approach [well-known] (1) - (5) — the approach of c — not adopting — it does not obtain but there is a possibility that the relative-position doubling error between the Bahia hall and an outer layer pattern may become large, and a location gap may arise among both, by this approach.

[0017]  $\underline{\text{Drawing 7}}$  explains this condition.  $\underline{\text{Drawing 7}}$  (a-1),  $\underline{\text{drawing 7}}$  (b-1), and  $\underline{\text{drawing 7}}$  (a-2),  $\underline{\text{drawing 7}}$  (a-2),  $\underline{\text{drawing 7}}$  (c-2) are sectional views. In this  $\underline{\text{drawing 7}}$  (he land in which the insulating layer which a core substrate (base material) and 34 become from insulating resin in 33, the land in which 35 was formed by the inner layer pattern, and 36 were formed in in the Bahia hall, and 37 was formed by the outer layer pattern is shown. [0018]  $\underline{\text{Drawing 7}}$  (a-1) and  $\underline{\text{drawing 7}}$  (a-2) show the condition that the relative-position relation between the inner layer pattern land 35, the Bahia hall 36, and the outer layer pattern land 37 is in agreement, and the outer layer pattern land 37 is in a normal location to the Bahia hall 36. Moreover,  $\underline{\text{drawing 7}}$  (b-1) and  $\underline{\text{drawing 7}}$  (b-2) show the condition that the gap of the relative-position relation between the Bahia hall 36 and the outer layer pattern land 37 has reached the limitation. Furthermore, the gap of the relative-position relation between the Bahia hall 36 and the outer layer pattern land 37 has exceeded the limitation, and  $\underline{\text{drawing 7}}$  (c-1) and  $\underline{\text{drawing 7}}$  (c-2) show the condition 38 that the connection in the Bahia hall is destroyed by etching at the time of outer layer pattern formation.

[0019] This invention is made so that it may solve the technical problem of such a conventional technique, and it aims at offering the multilayer printed wiring board which can improve the relative-position precision between the processes of order, and its manufacture approach. [0020]

[Means for Solving the Problem] The laminating of the insulating layer is carried out to the front face of the core substrate with which the manufacture approach of the multilayer printed wiring board of this invention formed the conductor pattern of a inner layer in the front face. The process which the conductor pattern of an outer layer and the conductor pattern of this inner layer by which the laminating was carried out on this insulating layer through the Bahia hall formed in this insulating layer are the manufacture approach of the multilayer printed wiring board connected electrically, and forms a through hole in a core substrate. While forming an insulating layer in the process which forms the conductor pattern of a inner layer by making this through hole into a datum reference, and the front face of this core substrate While forming the Bahia hall in an insulating layer by making into a datum reference the process which fills a part or all of this through hole up with an insulating ingredient, and the guide mark formed with the conductor pattern of this inner layer the process at which a part of insulating ingredient in this through hole is removed, and the cross section of a direction parallel to a substrate forms a small new through hole in the interior of this through hole rather than this through hole -- this -- the above-mentioned purpose is attained by that including the process which forms the conductor pattern of an outer layer by making a new through hole into a datum reference.

[0021] The insulating ingredient with which it was filled up in the through hole of said core substrate may be removed by the photolithography method, and the insulating ingredient with which it was filled up in the through hole of said core substrate may be removed with a laser mores.

[0022] It is desirable to give copper plating to said new through hole front face, and to reinforce a hole wall side.

[0023] It can use as a datum reference at the time of performing at least one side of pattern formation processing of a back process and formation processing of a new through hole of the through hole of said core substrate.

[0024] Said new through hole can be used as a datum reference at the time of performing pattern formation processing of a back process.

[0025] The through hole of said core substrate and a new through hole are formed circularly, the

core of both the circular hole may be located on the same axle, the through hole of said core substrate and a new through hole may be formed circularly, and eccentricity of both the circular hole may be carried out.

[0026] Said new through hole may be prepared in the part of which location precision is required in a multilayer printed wiring board.

[0027] While forming a new insulating layer in the front face of the substrate which formed the conductor pattern by making said new through hole into a datum reference this — a part of new through hole or the process which boils all and is filled up with an insulating ingredient, and the guide mark formed with this lower layer conductor pattern, while forming the Bahia hall in an insulating layer new as a datum reference this — the insulating ingredient in a new through hole — a part — removing — this — the interior of a new through hole — this — the process which forms a new through hole in a pan with the cross section of a direction parallel to a substrate smaller than a new through hole, and the process which forms the upper conductor pattern by making a still newer through hole into a datum reference may be repeated.

[0028] The multilayer printed wiring board of this invention is produced by the manufacture approach of the multilayer printed wiring board of this invention, and the above-mentioned purpose is attained by that.

[0029] Below, an operation of this invention is explained.

[0030] If it is in this invention, since the new through hole processed into the Bahia hall and coincidence is made into the alignment criteria of the outer laver pattern which is degree process. it is possible to improve greatly the adjustment of the relative position of the Bahia hall and an outer layer pattern compared with the conventional approach, and to prevent defect generating by the location gap with the Bahia hall and an outer layer pattern. Moreover, since images with the contrast enough in order to recognize a new through hole as a guide mark acquired by the through hole by irradiating the transmitted light can be processed, it is possible to perform image recognition processing with a sufficient location precision. Furthermore, in order to prepare a new through hole in the interior of a through hole established in the core layer and to consider as a guide mark, it can be made to function as a guide mark which is different in the same part, and constraint of a guide mark installation does not arise. By repeating the process which forms the upper layer by making the newly prepared through hole into a guide mark, it is possible to form the multilayer-interconnection plate of the build up configuration of three or more layers. [0031] Location precision is required in order to remove to coincidence the insulating ingredient with which it was filled up in the through hole of a core substrate at the time of the Bahia hall formation in a product. Therefore, these approaches can be used for guide mark formation as they are by removing the insulating ingredient with which it was filled up in the through hole of a core substrate with the photolithography method or laser process generally used for the Bahia hall processing in a product. Furthermore, it is possible by giving copper plating to a new through hole front face to reinforce a hole wall side.

[0032] As shown in the operation gestalt 2 mentioned later according to the dimensional change of the base material between each process etc., the through hole of a core substrate and a new through hole may be formed circularly, and the core of both the circular hole may be located on the same axle, or eccentricity of both the circular hole may be carried out. Moreover, as shown in the operation gestalt 3 mentioned later, it is also possible to prepare a new through hole in the part of which location precision is required in a multilayer printed wiring board, and to use it as a location hole of which location precision is required.

[0033]

[Embodiment of the Invention] Below, the gestalt of operation of this invention is explained. In this invention, a multilayer printed wiring board is produced with the following procedures. First, the through hole which becomes (A) core substrate with a guide mark is formed. Processing of this through hole can be performed to processing and coincidence of the penetration through hole in a product, or a through hole. Next, the conductor pattern of a inner layer is formed in a core substrate front face by well-known approaches, such as the photolithography method and a subtractive process, by making into a datum reference the through hole used as the guide mark processed into (B) core substrate. In that case, the guide mark is formed with the conductor pattern. Then, insulating resin is formed in the front face of (C) core substrate by well-known approaches, such as a laminating, spreading, and a lamination, and it considers as an insulating layer, under the present circumstances -- alike -- the part in the through hole of a core substrate -or all are boiled and it is filled up with an insulating ingredient. Then, the Bahia hall is formed in an insulating layer by making the formed guide mark into a datum reference with the conductor pattern of the (D) inner layer. Processing of this Bahia hall is the partial removal process of the insulating resin by well-known approaches, such as the photolithography method and a laser process. In this case, a part of insulating ingredient in the through hole of the core substrate filled up with the same system of coordinates into coincidence in the above-mentioned process (C) is removed, and the cross section of a direction parallel to a substrate forms a small new through hole rather than the above-mentioned through hole. Next, in order to connect a inner layer pattern and an outer layer pattern through (E) Bahia hall, after removing the residue in the Bahia hall by well-known approaches, such as DESUMIA, copper plating is given to an insulatinglayer front face including the Bahia hall. Under the present circumstances, copper plating is also given to the new through hole front face formed in the above-mentioned process (D), and hole wall reinforcement can be improved. then, (F) above -- a new through hole -- a guide mark -carrying out -- this -- a datum reference -- carrying out -- the conductor pattern of an outer layer -- processes, such as the photolithography method and a subtractive process, -- it forms by the well-known approach.

[0034] the above -- the above -- it becomes a thing representing the location in the Bahia hall processing process, relative-position adjustment with the outer layer pattern which formed this as criteria of a processing location is greatly improved compared with the conventional approach, and a new through hole can prevent defect generating by the location gap with the Bahia hall and an outer layer pattern.

[0035] (Operation gestalt 1) <u>Drawing 1</u> and <u>drawing 2</u> are drawings for explaining the manufacture approach of the multilayer printed wiring board which is 1 operation gestalt of this invention, and the period until it forms an outer layer pattern is shown in a core substrate in order of each process. <u>Drawing 1</u> (a-1) - <u>drawing 2</u> (g-1) (left-hand side of each drawing) are the sectional views of the guide mark section, and <u>drawing 1</u> (a-2) - <u>drawing 2</u> (g-2) (right-hand side of each drawing) are the perspective views of the whole substrate. Although the core substrate shows the example here as what started the process from the base material configuration of double-sided copper foil \*\*\*\* since it is easy, it is also possible to use a multilayer base material (base material which carried out the laminating of an insulating layer and the conductor layer by turns) instead of a double-sided copper foil \*\*\*\* base material.

[0036] First, as shown in <u>drawing 1</u> (a-1) and <u>drawing 1</u> (a-2), through holes 15 and 16 are formed in the core substrate 14 which stuck copper foil 17. 15 are used as a guide mark among this through hole, and 16 is a through hole in a real product. Although this through hole is generally formed of drilling, forming with a laser process is also possible.

[0037] Next, as shown in <u>drawing 1</u> (b-1) and <u>drawing 1</u> (b-2), copper plating is given to a through hole 16. At this time, copper plating is given to coincidence also to the through hole 15 of a guide mark. In addition, solder plating metallurgy plating may be used as a plating ingredient.

[0038] Then, as shown in drawing 1 (c-1) and drawing 1 (c-2), the inner layer pattern 19 is formed in a core substrate front face by well-known approaches, such as the photolithography method and a subtractive process, by making the through hole 15 of a guide mark into a datum reference. Copper, solder metallurgy, etc. can be used as this conductor material. In that case, the guide mark 20 by the inner layer conductor pattern is formed in coincidence. Then, if required, in order to raise adhesion reinforcement with the insulating layer 21 formed at degree process. surface treatment, such as roughening, is performed to a inner layer pattern front face. [0039] Then, as shown in drawing 1 (d-1) and drawing 1 (d-2), insulating resin is formed in the front face of a core substrate by well-known approaches, such as a laminating, spreading, and a lamination, and it considers as an insulating layer 21. As this insulating ingredient, an epoxy resin, an acrylic modified epoxy resin, etc. can be used. In that case, it fills up with insulating resin like 22 in the through hole 15 of a core substrate. At this time, it is possible for you not to make all the space inside [ through hole 15 ] guide holes fill up, but to also make it filled up only with a part. As an approach of not making the through hole 15 interior of all of guide holes filling up with insulating resin, the following approaches can be considered, for example. The insulating resin of the semi-hardening condition formed a sheet or in the shape of a film is arranged to extent which contacts both sides of a core substrate lightly beforehand. And whenever [ restoration / of the resin into a hole ] is controllable by putting them in in the chamber which can maintain an airtight, holding under a vacuum, and pressurizing and heating by the laminating or lamination processing. Therefore, it also becomes possible to also form a cavity in a part and to be completely filled up with resin.

[0040] Next, as shown in drawing 2 (e-1) and drawing 2 (e-2), the Bahia hall 23 is formed in an insulating layer 21 by making the guide mark 20 by the inner layer conductor pattern into a datum reference. This removes insulating resin partially by well-known approaches, such as the photolithography method and a laser process, and processes the Bahia hall 23 in a product. In that case, same processing is performed also to the insulating resin 22 filled up with the same system of coordinates into coincidence in the through hole 15 of a core substrate, and the cross section of a direction parallel to a substrate forms the small new through hole 24 rather than the above-mentioned through hole 15.

[0041] Then, as shown in drawing 2 (f-1) and drawing 2 (f-2), in order to connect a inner layer pattern and an outer layer pattern through the Bahia hall, copper plating 39 is given to an insulating-layer front face including the Bahia hall. Under the present circumstances, copper plating 39 is also given to through hole 24 new front face, and hole wall reinforcement can be improved.

[0042] then, it is shown in drawing 2 (g-1) and drawing 2 (g-2) — as — the new through hole 24 — a guide mark — carrying out — this — a datum reference — carrying out — processes, such as the whotolithography method and a subtractive process, — the outer layer pattern 25 is formed by the well-known approach. Copper, solder metallurgy, etc. can be used as this conductor material. [0043] In addition, it is possible by the approach with well-known reading the center position of a through hole into a coordinate value by irradiating light from a tooth back as an approach of making a new through hole a datum reference at a new through hole, and incorporating and carrying out pattern recognition of the profile of a new through hole with a CCD camera etc.

therefore, the thing for which the mask film held at the exposure machine is moved to a precision with a means mechanical to the predetermined arrangement corresponding to this coordinate value at the time of the photolithography process for outer layer pattern formation, and an exposure process is carried out -- the above -- patterning of the outer layer circuit which made a new through hole the datum reference becomes possible.

[0044] If still more nearly required, while repeating the process of above-mentioned drawing 1 (d-1), drawing 1 (d-2) - drawing 2 (g-1), and drawing 2 (g-2) and carrying out the laminating of the insulating layer to multistage, it is also possible to form the through hole of small size by the interior of the through hole of a guide mark, and to consider as the guide mark of a different datum reference in each process.

[0045] (Operation gestalt 2) <u>Drawing 3</u> (a) - <u>drawing 3</u> (d) are drawings for explaining the multilayer printed wiring board which are other operation gestalten of this invention, and show two kinds of configurations, and physical relationship respectively about the through hole formed in the core substrate, and the through hole newly formed in the insulating resin with which the interior was filled up.

[0046] <u>Drawing 3</u> (a) makes circular the through hole 26 of the core substrate 14, and the new through hole 27, and shows the case where the core of both circular hole is located on the same axle. Moreover, <u>drawing 3</u> (b) shows the case where made circular the through hole 26 of the core substrate 14, and the new through hole 27, and eccentricity of both circular hole is carried out. Furthermore, <u>drawing 3</u> (c) and <u>drawing 3</u> (d) show the case where the configuration of the new through hole 27 is respectively made into a quadrilateral and a cross-joint form. [0047] Usually, although designed in the physical relationship and the configuration like <u>drawing 3</u> (a), it is [ that it is / where the dimensional change of a base material is large / a case, and ] good also as physical relationship like <u>drawing 3</u> (b) between each process to perform arrangement of a special guide mark. Moreover, a configuration which is different from a circular hole like <u>drawing 3</u> (c) and <u>drawing 3</u> (d) depending on the recognition equipment of a guide mark for the improvement in location recognition precision as a guide mark of a new through hole may be more suitable, and, in such a case, can acquire the same effectiveness as a circular hole with other configurations.

[0048] (Operation gestalt 3) <u>Drawing 4</u> is drawing for explaining the multilayer printed wiring board which is the operation gestalt of further others of this invention. Although the abovementioned operation gestalt 1 and the operation gestalt 2 have explained a new through hole as a guide mark on processing besides a product, this new through hole is possible also for installing in a product at coincidence at the time of the Bahia hall formation, and can also be used as a location hole of which location precision with an outer layer pattern is required.

[0049] This <u>drawing 4</u> is the example which installed the new through hole 30 in the product 32,

[0049] Inis <u>Graving 4</u> is the example which installed the new through note 30 in the product 32, and since location adjustment with the outer layer pattern 31 is high, it can be used as a location hole for component mounting.

[0050]

[Effect of the Invention] According to this invention, as explained in full detail above, the relative-position adjustment of a inner layer pattern, the Bahia hall and the Bahia hall, and an outer layer pattern is able to produce a good multilayer printed wiring board, generating of the defect resulting from the location gap with the Bahia hall, inner layer pattern, and outer layer pattern which tended to be generated in the conventional approach can be suppressed, and improvement in dependability and reduction of a manufacturing cost can be aimed at. [0051] Moreover, when relative-position precision with the Bahia hall, a inner layer pattern, and

an outer layer pattern improves, it becomes possible to design the diameter of a pattern land smaller in the Bahia hall part, and densification of a pattern can be attained.

[0052] Furthermore, since the guide mark of a different datum reference for every process can be prepared in the same part, the installation tooth space of a guide mark can be saved.

T ATMC
CLAIMS

### [Claim(s)]

[Claim 1] The laminating of the insulating layer is carried out to the front face of the core substrate in which the conductor pattern of a inner layer was formed on the front face. The process which the conductor pattern of an outer layer and the conductor pattern of this inner layer by which the laminating was carried out on this insulating layer through the Bahia hall formed in this insulating layer are the manufacture approach of the multilayer printed wiring board connected electrically, and forms a through hole in a core substrate, While forming an insulating layer in the process which forms the conductor pattern of a inner layer by making this through hole into a datum reference, and the front face of this core substrate While forming the Bahia hall in an insulating layer by making into a datum reference the process which fills a part or all of this through hole up with an insulating ingredient, and the guide mark formed with the conductor pattern of this inner layer the process at which a part of insulating ingredient in this through hole is removed, and the cross section of a direction parallel to a substrate forms a small new through hole in the interior of this through hole rather than this through hole -- this -- the manufacture approach of a multilayer printed wiring board including the process which forms the conductor pattern of an outer layer by making a new through hole into a datum reference. [Claim 2] The manufacture approach of a multilayer printed wiring board according to claim 1 of removing the insulating ingredient with which it was filled up in the through hole of said core substrate with the photolithography method or a laser process.

[Claim 3] The manufacture approach of a multilayer printed wiring board according to claim 1 or 2 of giving copper plating to said new through hole front face, and reinforcing a hole wall side. [Claim 4] The manufacture approach of the multilayer printed wiring board according to claim 1 to 3 used as a datum reference at the time of performing at least one side of pattern formation processing of a back process and formation processing of a new through hole of the through hole of said core substrate.

[Claim 5] The manufacture approach of a multilayer printed wiring board according to claim 1 to 4 of using said new through hole as a datum reference at the time of performing pattern formation processing of a back process.

[Claim 6] The manufacture approach of the multilayer printed wiring board according to claim 1 to 5 to which the through hole of said core substrate and a new through hole were formed circularly, and the core of both the circular hole was located on the same axle, or eccentricity of both the circular hole was carried out.

[Claim 7] The manufacture approach of a multilayer printed wiring board according to claim 1 to 6 of having prepared said new through hole in the part of which location precision is required in a multilayer printed wiring board.

[Claim 8] While forming a new insulating layer in the front face of the substrate which formed the conductor pattern by making said new through hole into a datum reference this — a part of new through hole or the process which boils all and is filled up with an insulating ingredient, and the guide mark formed with this lower layer conductor pattern, while forming the Bahia hall in an insulating layer new as a datum reference this — the insulating ingredient in a new through hole — a part — removing — this — the interior of a new through hole — this — with the process which forms a new through hole in a pan with the cross section of a direction parallel to a substrate smaller than a new through hole The manufacture approach of the multilayer printed wiring board according to claim 1 to 7 which repeats the process which forms the upper conductor pattern by making a still newer through hole into a datum reference.

[Claim 9] The multilayer printed wiring board produced by the manufacture approach of a multilayer printed wiring board according to claim 1 to 8.